기본 설명
디자인 프로세스 중이나 디자인 세부사항을 완성하는 중에 사용되는 아키텍처
메커니즘. 이는 추가 정제이고 하나 이상의 아키텍처 및 디자인 패턴을 바인드할 수 있는 연관된 분석
메커니즘과 연관되어 있습니다. 규모 면에서 분석 메커니즘과 디자인 메커니즘 간에 차이가 있어야 할 필요는 없습니다. 분석 레벨 및 디자인 레벨에서는 지속성 메커니즘에 관해 말할 수 있으며 동일한 것을
의미하나 다른 정제 레벨에서는 동일하지 않습니다. 디자인 메커니즘은 구현 환경에 대한 몇 가지 세부사항을 가정하나 특정 구현(예: 구현
메커니즘)에 한정되지는 않습니다. 예를 들어, 내부 프로세스 통신의 분석 메커니즘은 IPC(Interprocess Communication)의 여러 디자인 메커니즘(공유 메모리,
function-call-like IPC, 세마포어 기본 IPC 등)에 의해 정제될 수 있습니다. 각 디자인 메커니즘마다 특정한 장점과 단점이 있습니다. 특정 디자인 메커니즘의 선택 여부는 메커니즘을 사용한 오브젝트의
특성에 의해 결정됩니다. |
© Copyright IBM Corp. 1987, 2006. All Rights Reserved.
|
|